使用拼布封装提高系统级集成电路封装性能

无线消费设备(如Tablet PC,智能手机和电子书阅读器)普及的越来越多,并且对进一步的增强有持续的要求。多年来,IC的性能也显着改善,但是包装电路的技术不达到标记。

最近,已知被称为被子包装(QP)的新技术已经发展,这对降低成本和提高系统级IC封装性能具有很高的承担。纳米科技大学电气工程系Gary H.Bernstein教授在Notre Dame大学开发了一个2D系统,以及他的研究生,Quanling Zheng等人。欧洲杯线上买球该解决方案是为高效的芯片到芯片互连开发的。

使用QP技术增加带宽和散热,从而确保更好的性能和成本效益。

一个OLYMPUS LEGELOLS4000®激光扫描共聚焦显微镜被团队选择来支持开发过程,提供信息来帮助实验室工作人员,微调制造过程,并提供准确和可重复的测量。由于研究人员需要三维成像,OLS4000选择了实验室的SEM,而不是手写轮廓仪,因为它提供了更快的三维和粗糙度测量。

此外,该仪器可以测量到沟槽底部的临界陡峭轮廓,而另一方面,由于触控笔与侧壁碰撞,触控笔无法触到沟槽底部。OLS4000通过使用短波长的激光提供卓越的成像分辨率。

被子包装的工作原理

QP基于已建立的mems启发的制造技术,既实用又简单。在这种方法中,通过实现连续的芯片与芯片之间的互连,集成电路可以在两个维度上平铺,每对芯片之间只有几微米的缝隙。每个芯片的侧面都有短的导电结节,这些结节水平突出,以便直接连接到其他芯片上的匹配结节。这种相互连接的芯片阵列被称为被子。

QP的好处是:

  • 重量和功率耗散
  • 降低成本
  • 异构集成
  • 高输入/输出密度
  • 高带宽不超过0.1dB的插入损耗,由结节引起110 GHz
  • 与当前封装技术和冷却方案的兼容性

如图1 - 3所示,从晚上10点到晚上100点宽的I/O结构已经在巴黎圣母院制作完成。

QP互连的渲染,显示沉积深入基板的边缘结节。

图1。QP互连的渲染,显示沉积深入基板的边缘结节。

一对组装好的芯片显示出共面波导将它们连接起来。

图2。一对组装好的芯片显示出共面波导将它们连接起来。

棉被包装的芯片被镊子夹在边缘,由相互连接的结核支撑。

图3。棉被包装的芯片被镊子夹在边缘,由相互连接的结核支撑。

测量蚀刻深度

与传统集成电路制造相比,QP有一些额外的步骤。首先,在巴黎圣母院用硅作衬底刻蚀结核沟槽。通过5分钟的深度反应离子蚀刻(DRIE),得到20µm深的沟槽。利用该方法可以方便、快速、准确地测量结核沟的台阶轮廓OLS4000如图4所示。

测量表面粗糙度

在蚀刻结节沟槽之后,完成铜的电镀以填充沟槽,并用化学机械抛光(CMP)除去覆盖层。在抛光完成之后,磨料颗粒通常在抛光浆料中亚微米二氧化硅或氧化铝,可以粘附到晶片表面并引起污染。欧洲杯猜球平台如图5A,5B和表1所示,OLS4000提供了一种测量表面粗糙度的快速准确的方法,需要小于1分钟,以执行有助于确保最终产品按预期执行的测量值。

步进轮廓测量结节沟槽蚀刻步骤。

图4。步进轮廓测量结节沟槽蚀刻步骤。

在CMP过程之后的表面粗糙度测量。在(a),表面积纹理测量结果在CMP过程之后。在(b)中,CMP清洗后相同的测量结果。

(一种)

在CMP过程之后的表面粗糙度测量。在(a),表面积纹理测量结果在CMP过程之后。在(b)中,CMP清洗后相同的测量结果。

(b)

图5。在CMP过程之后的表面粗糙度测量。在(a),表面积纹理测量结果在CMP过程之后。在(b)中,CMP清洗后相同的测量结果。

表1。激光共聚焦显微镜数据提供CMP清洁前后表面粗糙度参数的比较。

表面粗糙度参数 之前Post-CMP清洁 后CMP清洁后
算术平均粗糙度Ra 44 nm 13 nm.
Peak-to-Valley粗糙度Rz 243 nm. 87海里
均方根粗糙度Rq 56 nm. 17海里

测量垂直偏移

切片清洗后进行干蚀刻分离,然后进行组装,如图6所示。如果两个芯片结节之间的垂直偏移太多,可能会出现问题。

接触面积的极端变化会影响封装的电性能。因此,必须注意监测各种芯片结节之间的垂直偏移。利用该方法可以获得地表形态和垂直偏移量信息ols4000显微镜为了确保每个“磁贴”正确对齐。

2D组装芯片的图像。

图6。2D组装芯片的图像。

速度和精度

OLS4000在不同的阶段使用,因为它不仅提供3D测量能力和精确的表面粗糙度测量,因为可以比其他仪器更快地收集两种类型的数据,因为显微镜捕获图像并以秒为单位执行测量值,其中基于系统需要探头以穿过表面,这慢得多。

显微镜的其他优点是高度精确的彩色成像以及其易用性和便利性。其他仪器需要广泛的培训,但奥林巴斯系统很容易学习如何使用。该研究团队目前正在努力制定方法,以扩大其实用性和性能,并使在更大的规模上实施更具成本效益。

印第安纳集成电路公司是一家新兴公司,正在将QP技术商业化,用于MEMS集成、射频系统、高性能计算和其他应用。

结论

由于对集成电路制造和封装的需求非常高,Bernstein博士的实验室开发了一种被称为Quilt封装的芯片对芯片互连技术,在这种技术中,芯片边缘突出的小金属结节帮助芯片以超宽带宽和低功耗进行通信。这项研究创造了世界纪录的互连带宽,从50MHz到100GHz的插入损耗低于0.1dB。该团队目前正致力于开发广泛的商业应用。

这些信息来源于美洲科学解决方案集团的奥林巴斯公司提供的材料,经过审查和改编。欧洲杯足球竞彩

有关此来源的更多信息,请访问美洲科学解决方案集团的奥林巴斯公司。

引用

请使用以下格式之一在您的论文,纸张或报告中引用本文:

  • 美国心理学协会

    奥林巴斯科学解决方案美洲-工业显微镜。(2019年10月23日)。使用拼布封装提高系统级集成电路封装性能。AZoM。于2021年8月5日从//www.wireless-io.com/article.aspx?ArticleID=11190检索。

  • MLA.

    奥林巴斯科学解决方案美洲-工业显微镜。“使用被子封装提高系统级集成电路封装性能”。AZoM.2021年8月05。< //www.wireless-io.com/article.aspx?ArticleID=11190 >。

  • 芝加哥

    奥林巴斯科学解决方案美洲-工业显微镜。“使用被子封装提高系统级集成电路封装性能”。AZoM。//www.wireless-io.com/article.aspx?ArticleID=11190。(2021年8月5日生效)。

  • 哈佛大学

    Olympus Scientific Solutions Americas - Industrial Microscopy. 2019。使用拼布封装提高系统级集成电路封装性能.viewed september 21, //www.wireless-io.com/article.aspx?ArticleID=11190。

问一个问题

关于这篇文章,你有什么问题想问吗?

留下您的反馈意见
提交