近年来,3D IC封装设计变得越来越普遍,因为它们能够在传统的二维封装中集成越来越多的逻辑电路。然而,故障分析社区面临着电路复杂性增加带来的新挑战。时域反射测量(TDR)是缺陷预定位的传统方法。典型的TDR工作流程包括将失效设备的测量结果与参考的已知良好设备(KGD)进行比较,根据这些测量中嵌入的时间信息确定故障位置。
由于电路复杂性的扩展,仅基于基于时间的信息的基于基于时间的信息来制造对比研究的金kgds并根据基于时间的信息来解释测量结果。Electro光学太赫兹脉冲反射测量仪(ETPR),在太赫兹频率下的TDR技术的实现,已被证明是为了提高故障隔离精度为<10μm[1, 2, 3, 4].通过时间分辨率的步骤增加和测量抖动噪声减少来实现这种改进[1].在操作期间,使用高频电路探头将电脉冲发射到试验下的设备(DUT)中。快速光电导电开关(PC)将来自器件结构的反射记录为电压时波形的反射。
在最近的研究中[5],研究人员使用商业3D电磁仿真软件生成了虚拟已知良好设备(VKGD)。EOTPR测量过程的模拟提供了一个参考波形,它几乎与物理KGD测量的波形相同。研究人员通过实时监测脉冲传播,建立了脉冲波形特征与DUT关键结构之间的相关性。从模拟中获得的空间信息与高精度的EOTPR测量相结合,可以很容易地实现基于特征的故障隔离,在现代封装衬底中的精度水平小于10µm[5,6].本文讨论了在复杂的3D封装上使用此故障隔离方法(图1)。该封装包含芯片和基板,其中组分中的物理尺寸迹线的迹线在幅度上不同。
图1。由基板和(插图)组成的3D封装的模型是插入器结构。
测量
ETPR系统由两个PC组成;一种用作瞬时电流检测器的功能,该检测器由模式锁定的近红外激光器和另一个作为电脉冲源激活。发射的脉冲通过高频探针耦合到DUT中,并且将共轴线电缆和反射脉冲被引导到PCS检测器中。通过检测器光束路径中的翻译级(图2)中的转换级,在发射级之间扫描相对延迟(图2),产生用于用户的连续电压 - 时波形。来自开放探针的示例波形如图2b所示。使用后处理过程从测量的波形中解码系统响应[5]促进与模型生成的参考波形的有意义的比较。
图2。(a) EOTPR系统示意图;(b)高频探头开口端产生的典型原始EOTPR波形。
模型
一种商用的电磁仿真工具被用于精确捕获被测设备的电磁响应。时域有限差分(FDTD)方法[7]用于通过Maxwell等式确定瞬态EM行为。该方法不需要现象学量,例如电感和电容,结果,所有导体间耦合行为自然地出现。
图1显示了直接从DUT设计文件生成的3D包模型的一部分。图1所示的轨迹包括附着在基板一侧的通道柱上的球栅阵列(BGA)。信号通路通过一个C4凸起继续进入插入体结构,其中一个通硅通道(TSV)连接到一个顶级轨迹,该轨迹由一个微凸起的开放垫终止。在本设计中,衬底侧边轨迹的宽度为60µm,而在插入器中则为3µm宽。
在本例中,建模过程包括两个迭代:使用中概述的过程为裸基板创建VKGD[5]然后通过应用从裸基板模型获得的值促进的整个包装的VKGD创建。模具和基板被单独模拟,以精确地在合理的时间内进行第二模型。图1中所示的插图描绘了从衬底侧模型提取传播脉冲的分割平面,并引入插入器模型的等效点。
在像本研究中所建模的复杂结构中,信号迹线与相邻线之间可能发生相当多的交叉耦合。因此,当脉冲穿过模型分裂边界时,需要记录沿两个平行轨迹传播的脉冲。对于模型的每一部分,沿着信号线耦合和交叉耦合到相邻相邻线时,得到了‘散射’S参数。在后处理过程中,将这些参数与来自其他模型部分的等效S参数相结合,生成整个堆叠包的VKGD模型波形。
结果与讨论
图3显示了用于信号迹线的测量和模拟的EOTPR波形:(a)裸基板装置,(b)完整包装。测量的(红色曲线)波形与模拟(蓝曲线)波形很好,可以识别关键设备设计特征。图3A中的模拟和测量结果之间的良好一致表示正确设置基板VKGD。随后通过遵循如概述的程序来为完整包创建VKGD[5],只有骰子方面需要进一步关注。从模拟中,可以提取密钥装置结构之间的脉冲传播速度,并在具有简单飞行时间计算的测量设备中使用它们进行故障位置。
图3。(a)裸基板中模拟和测量ETPR波形的比较;(b)完整包装。红色和蓝色曲线显示两种情况下的测量和模拟波形。(b)中的浅灰色和绿色曲线是故障包的测量和模拟波形。波形峰值对两个图中的棕色虚线对准线的比较清楚地表明包装中的开放故障在C4凹凸之后刚刚落在。
仿真结果针对故障设备进行测试,以验证该技术。图3B中所示的灰度曲线显示来自故障包设备的测量ETPR波形。在该波形和参考波形之间可以观察到透明偏差,在〜125 ps下具有显着峰值。这表示在Microbump之前的相当距离处存在开放故障。基于模拟的脉冲传播速度的计算意味着波形峰值是从插入器内的TSV之后的刚刚源自源的反射。然后通过在建议的位置处创建的虚拟开路电路模拟随后的模型,产生如图3b所示的得到的绿色波形。与灰色波形的紧密对应证实了仿真技术的准确性。在故障装置上执行的后续物理故障分析(图4)确认了开放故障的位置位于TSV的顶部。这些结果证实了ETPR建模分析。
图4。SEM图像显示TSV周围的区域:(a)一个很好的参考装置;(b)失败的设备显示TSV顶部的打开故障失败;(c)在打开故障周围关闭同一设备。
结论
本文展示了利用EOTPR和3D DUT建模相结合,可以将关键器件设计元素与EOTPR波形特征相关联。它还说明了如何在高级IC封装中识别故障,而不需要使用EOTPR和DUT模拟的物理参考设备。
参考
[1]蔡勇,王振中,R. Dias,和D. Goyal,“电光太赫兹脉冲反射仪-一种创新的故障隔离工具”,《电子元件与技术会议论文集》,2010年6月,第1309-1315页。
[2]M. Y. Tay, L. Cao, M. Venkata, L. Tran, W. Donna, W. Qiu, J. Al- ton, P. F. Taday, and M. Lin, “Advanced fault isolation technique using electro-optical terahertz pulse reflectometry,” in Physical and Failure Analysis of Integrated Circuits (IPFA), 2012 19th IEEE International Symposium on the, Jul. 2012, pp. 1–5.
[3]曹l, m . Venkata m . y .泰w·邱j·奥尔顿,p . f . Ta -天,和m . Igarashi),“我们先进的故障隔离技术- ing光电太赫兹脉冲反射计(EOTPR) 2 d和2.5 d倒装芯片方案,”在美国38 -国际研讨会进行测试和失效分析(ISTFA), 2012年,页21 - 25日。
[4]S.Barbeau,J.Alton和M. igarashi,“电光光学太赫兹脉冲反射测量 - 一种快速和高精度的3D倒装芯片封装的非破坏性故障隔离技术,”在第39届测试和失败分析研讨会的课程中“(istfa),2013,p。264。
[5]K. C. Lee,J.Alton,M. igarashi和S.Barbeau,“高级IC封装中的”不破坏性的故障隔离“,”2014年第40次国际检测和失败分析研讨会(ISTFA),2014年,P。214。
[6]E. Kowalczuk, A. Bhattacharya, K. C. Lee, J. Alton, M. Igarashi, and S. Barbeau, “Fault Localisation of defects using Electro Op- tical Terahertz Pulse Reflectometry and 3D EM modelling with Virtual Known Good Device,” in Proceedings of the IEEE 3D System Integration Conference 2014, 2014.
[7]K. YEE,“涉及各向同性媒体的Maxwell等式的初始边界值问题的数值解,”天线和传播,IEEE交易,Vol。14,不。3,pp。302-307,1966年5月。
此信息已采购,审核和调整了Teraview Ltd.提供的材料欧洲杯足球竞彩
有关此来源的更多信息,请访问Teraview Ltd.