微机械系统(MEMS)蚀刻的Bosch法

在微电子机械系统(MEMS)制造中，用于实现深蚀刻的两种技术是博世工艺和低温工艺。多年来的系统和流程开发都使技术得到了发展，但两者的基本方面保持不变。在同一时间尺度上，我们已经看到纳米尺度蚀刻对纳米压印光刻、存储介质等的重要性日益增加。其中MEMS结构的深度从10 μ m到500 μ m不等，典型的开口为>1 μ m。尽管定义各不相同，但纳米尺度通常指的是在100纳米以下蚀刻到几微米深的结构。由于蚀刻过程的性质，很难使用博世过程的这种类型的结构，低温蚀刻适合于这种特征尺寸。我们还将描述一个替代过程。

博世过程的原理

的博世的过程使用氟基等离子体化学蚀刻硅，结合氟碳等离子体工艺提供侧壁钝化和提高掩蔽材料的选择性。欧洲杯足球竞彩一个完整的蚀刻过程在蚀刻和沉积步骤之间循环多次，以实现深、垂直的蚀刻剖面。它依赖于源气体在到达晶圆之前在高密度等离子体区域被分解，而晶圆有一个很小但可控的等离子体电压降。这种技术不能在反应性离子蚀刻系统(RIE)中进行，因为这些系统的离子和自由基的平衡是错误的。这种平衡可以在高密度等离子体系统(HDP)中实现。最广泛使用的HDP形式使用电感耦合来产生高密度等离子体区域，因此被称为“电感耦合等离子体”(ICP)。六氟化硫(科幻小说₆)是用于硅蚀刻提供氟的源气体。这种分子在高密度等离子体中极易分解，释放出自由基氟。侧壁钝化和掩膜保护由八氟环丁烷(c-C₄F₈)，这是一种循环碳氟化合物，分解后生成CF₂以及高密度等离子体中的长链自由基。这些很容易以氟碳聚合物的形式沉积在被蚀刻的样品上。通过调节刻蚀阶跃效率、沉积阶跃效率或两步的倍比来控制掩膜材料的剖面、刻蚀速率和选择性。这个过程对光刻胶的确切性质是相对不敏感的，以至于在蚀刻之前不需要对光刻胶进行硬烘烤。事实上，最好避免抗蚀剂的高温烘烤，因为这会导致抗蚀剂轮廓的变化，这可能会导致某些结构的掩膜衰退问题。

博世蚀刻系统的基本原理

下面描述一个好的博世蚀刻系统的基本原理;用于博世加工的设备有许多显著的特点，不同于正常的ICP系统:2020欧洲杯下注官网

• 快抽
• 快速响应质量流量控制器
• 晶圆区与ICP区分离
• ICP区功率的纯感应耦合
• 加热墙壁，盖子和泵管道
• 短混合气管路
• 高效硅片冷却

快抽

为了达到高的蚀刻速率，必须使用高流量的工艺气体。这只能在需要的压力下通过高效泵送实现。一般来说，这意味着使用一个更大容量的涡轮分子泵，比通常认为必要的腔室/压力大小，并支持这与适当的高容量旋转泵。

快速响应质量流量控制器

在博世过程中需要快速响应的质量流量控制器。

晶圆区与ICP区分离

晶片与ICP区域之间至少100mm的间隔。这降低了离子与自由基的比率，因为自由基的衰变时间比离子长。这两种离子在这个过程中都是需要的，但是太多的离子会导致轮廓问题，而更多的自由基只会增加硅的腐蚀速率。

ICP区功率的纯感应耦合

纯电感耦合的功率在ICP区域。这使得ICP区域内等离子体的均匀性更好。线圈的驱动部分和接地部分之间的电容耦合会发生变化，从而导致离子密度的差异。离子密度的变化将影响剖面的均匀性，如果ICP管材料受到侵蚀，还会造成污染效应(如“黑硅”)。

加热墙壁，盖子和泵管道

墙壁、盖子和泵管道应该加热。这减少了氟碳聚合物在可能片状和以颗粒形式落在晶圆上的区域的沉积。欧洲杯猜球平台此外，它还能最大限度地减少硫化合物在泵管线和涡轮泵上的沉积，这可能会导致可靠性和维护问题。

短混合气管线

质量流量控制器和工艺室之间的短混合气体管路。在质量流量控制器打开和气体到达燃烧室之间会有一个时间延迟。保持混合气管道短，可以减少这种延迟，缩短步长。

高效硅片冷却

高效的硅片冷却，从硅片产生的热量使用更高的ICP功率和更高的蚀刻速率

典型的系统布局如下图所示:

图1所示。

博世过程的进展

当博世的过程最初是为了MEM的应用而引入的，使用该技术的硅的最高蚀刻速率是在3-5 μ m/min的区域。现在要求博世工艺蚀刻超过50µm/分钟。然而，这些高的蚀刻速率只有在非常低的暴露区域的某些情况下才能实现，由于博世工艺使用气体切割在各向同性蚀刻和聚合物形成之间切换，在这些速率下的蚀刻通常会留下粗糙的侧壁。也有充分的证据表明，要达到这些高的蚀刻速率，需要非常高的气体流量的SF₆和C₄F₈以及大型涡轮分子泵，这导致了高昂的拥有成本。在实际应用中，这些都是不需要的(取决于侧壁光滑度等器件的要求)，只需要5-20 μ m/min的蚀刻速率，甚至更低的蚀刻速率需要产生光滑的侧壁用于光学应用。在实践中，为了实现大多数器件需求，该工艺需要精确的气体控制和开关，快速的射频匹配和快速响应压力控制，这在较高的蚀刻速率下是不可能实现的。

图2显示了大块硅蚀刻的典型结果。这一过程是在150毫米的晶圆上进行的，该晶圆上有超过30%的图纹电阻。这个蚀刻的速度是17微米/分钟，轮廓接近垂直。与聚合时间相比，较高的ICP功率和较高的蚀刻时间通常可以实现更高的速率，这可能导致一些侧壁击穿，因为聚合物膜没有形成一个完整的硅侧壁。整个晶片的蚀刻均匀度为±3%。

图2。蚀刻深度为100µm，深度为17µm/min

图3。110µm深蚀

图3显示了以较慢的速度(10µm /分钟)垂直侧壁进行的大块蚀刻过程。通过控制气体开关比、压力和功率，可以实现高达10µm/min的高速率处理，通过晶片蚀刻可以实现光滑的侧壁，如图4a-c所示，即使在10:1或更大的纵横比

图4。通过侧壁光滑的晶圆蚀刻

图4 b。侧壁粗糙度

图4 c。通过晶片腐蚀

径比相关蚀刻(ARDE)

当一个晶圆片上有一系列不同尺寸的沟槽时，就会出现这个问题，这些沟槽在给定的时间内会达到不同的深度。如图5所示。这种影响是几何上的，对通道的影响比对沟渠的影响更严重。在过去这只能优化如果蚀刻氧化埋层或SOI层但是现在通过控制沉积过程的周期ARDE可以减少或消除如图6所示,显示了战壕大开放区域蚀刻蚀刻与出口增速。

图5。沟槽深度随宽度而变化

图6。控制ARDE

腐蚀到埋在氧化层

腐蚀到埋在氧化层有它自己的危险。最大的困难是控制过程的行为，一旦它击中埋层。如果这一过程只是停留在实现一个定时的过刻蚀周期，这将导致“缺口”，见图7。这是一个持续蚀刻的氧化物在角落的蚀刻特征。这部分是由埋在地下的氧化物充电引起的。这将离子推入蚀刻特征的角落，消除该区域的侧壁保护。这允许蚀刻剂的腐蚀，造成横向蚀刻。这可以通过在蚀刻到达界面时降低射频功率和气体比例来控制离子能量。最常采用的消除技术实际上是在一个预定的频率脉冲压板功率。这减少了SOI界面上的电荷积累，从而减少了界面上的缺口——如图8所示。 The amount of notching versus duty cycle is shown in figure 9 for different trench sizes.

图7。埋在氧化物界面上的缺口

图8。利用射频脉冲控制SOI接口的陷波

图9。图显示SOI陷波控制与占空比

博世法的应用

博世过程的典型应用如下:

• 微机电系统
• 微流体
• 医疗

微机电系统

微流体

医疗

总结

的博世的过程提供更高的蚀刻率，但以侧壁粗糙度为代价。为了限制这种粗糙度，速率通常在10-20 μ m的区域，这仍然高于低温过程。为了实现超高的蚀刻率声称博世过程意味着非常高的气体流量和需要非常大的涡轮分子泵，这导致更高的所有权成本。博世过程也不提供非常好的积极的概况，而低温可以。低温工艺在纳米结构蚀刻方面也发现了一个日益增长的市场，因为博世工艺在墙壁上留下了扇贝，这在大多数情况下是不受欢迎的应用。

Bosch工艺和Cryo工艺都将在集成传感器和驱动器的不断发展的领域中得到应用，但Cryo在纳米级领域具有明显的优势。最后，用户必须决定哪个进程最适合他们的应用程序。

这些信息已经从牛津仪器等离子技术提供的材料中获得，审查和改编。欧洲杯足球竞彩

有关此来源的更多信息，请访问牛津仪器等离子体技术．