5月28日
stmicroelectronics.今天宣布，ST，CEA-Leti和Aixtron开发了用于在65nm和45nm CMOS晶体管技术节点的低功耗应用中创建超薄晶体管 - 栅极绝缘层的先进过程技术。通过沉积'高k'栅极绝缘材料，新过程显着降低了晶体管漏电流。
为满足Moore定律假设的高度集成设备的未来要求，并通过国际技术路线图（ITRS），最终需要将新材料引入高级硅装置的制造中。欧洲杯足球竞彩这三家公司正在开发新的流程技术，针对45nm或65nm的技术节点，用于低功耗CMOS平台，针对便携式应用程序进行了优化。
基于AIXTRON的TRICENT®REACTOR技术，CEA-LETI和ST已为“高K”材料创建了联合开发计划，满足了先进的纳米度量CMOS门堆的规格，该堆栈需要具有低漏电流的厚物理层欧洲杯足球竞彩相当于超薄氧化物。
称为AVD®（原子气相沉积）的过程已经证明了基于提供泄漏的二氧化铪/二氧化硅/硅（HFO2 / SiO2 / Si）堆叠的优异的等效氧化物厚度（EOT）值为1.15nm或11.5Å（埃）电流密度低至JL = 6.8·10-2A / cm2，1.5V。
结果是通过ST和Cea-Leti的高级模块团队在ST的Crolles工具中使用Tricent Aixtron 200/300 mm桥式群集工具获得。HFO2沉积的层工艺与Aixtron结合开发，晶片加工和表征在Grenoble中的CEA-Leti设施中进行。
认为铪族的金属氧化物是最终将替代基本CMOS晶体管结构中的二氧化硅的“高k”介电材料的优异候选者。
除了精确地沉积薄电介质'高k'层之外，AVD技术还允许沉积45nm-低于CMOS技术节点所需的金属栅极。
“这些概念证明结果是第一个用于这个过程技术，”STMicroelectronics的项目领袖和前端计划总监Daniel Benshel说。“与AIXTRON联合的ST和CEA-LETI之间的联合发展计划不仅是在工业环境中实施这种高级过程的行业中的第一个;但更重要的是，它也在实现优异的结果。”
“与STMicroelectronics和CeA-Leti的合作是我们战略CMOS开发工作的一个组成部分，加强了Aixtron在新兴半导体应用中的地位。通过与行业领先的半导体器件制造商之一和顶级研究组织之一合作，Aixtron将留在切削刃的最前沿，实现MOCVD工艺技术的发展。我们对STMicroelectronics和Cea-Leti团队的专业性和技术能力造成了极大的印象，并期待将我们的专业知识结合起来为高级CMOS设备开发解决方案，“执行副总裁兼Coo半导体设备/ Aixtron AG的Tim Mcentee说。2020欧洲杯下注官网
有关的更多信息晶体管， 点击这里。