2021年6月2日
东京理工学院的科学家开发了一个3D功能插孔器 - 芯片和包装底物之间的接口 - 含有嵌入式电容器。
这种紧凑的设计节省了很多包装区域，并大大降低了芯片端子和电容器之间的接线长度，从而减少了噪音和功耗。他们的方法为新的半导体包装结构铺平了道路，并具有更大的微型化。
电子设备的尺寸很大，但随着时间的流逝，电子产品的尺寸较小，更紧凑。如今，即使智能手机的表现都超过了1980年代的大量计算机。不幸的是，由于我们使用其物理限制的材料和设计，这种性能和规模的加速趋势必将大大减慢。欧洲杯足球竞彩为了克服此类问题，至关重要的是要考虑开箱即用并提出解决技术瓶颈的设计。
在过去的十年中，电容器的电子基本要素的进展已在某些方面停滞不前。尽管我们可以制造比以往任何时候都要小得多的电容器，但它们的实际容量每个单位区域的实际容量并没有太大改善。我们需要使电容器占据更少的空间的方法，同时保持其性能。
但是，如果我们可以将电容器集成到现代电路中常用的另一个元素中：日本东京理工学院的间介台，由高尤科OHBA教授领导的科学家团队致力于开发技术来维持半导体通道的缩放。在他们的最新研究中，该研究将在2021 IEEE电子组件和技术会议的会议记录中进行，他们证明了硅插入器 - 硅interposers-Planar界面固定并垂直将集成的芯片与电路套件或其他芯片连接起来 -将其制成功能电容器，从而节省大量空间，并带来大量好处。
在现代的“ 2.5D”包中，诸如DRAM和微处理器之类的芯片坐在带有穿透硅壳的插座上，垂直导电隧道，架起了芯片中与包装基板上的焊料颠簸的连接。将电容器放置在接近其使用的组件附近的包装基板上，并且必须在端子和芯片之间建立连接，跨越5-30毫米（图1A）。这种布局不仅增加了必要的包装基板区域，还会引起由于长互连而引起的高接线性和噪声等问题。
与这种设计形成鲜明对比的是，东京理工学院的团队削减了中间人，直接使插入器成为硅电容器（图1B）。他们通过新的制造过程实现了这一目标，在该过程中，使用永久粘合剂和霉菌树脂将电容元件嵌入300毫米硅件中。芯片和电容器之间的互连是直接通过硅壳直接制成的，而无需焊接颠簸。“我们的Bumpless 3D功能插孔器可显着降低包装面积约50％，互连长度缩短了一百倍，”言论ohba。
研究人员还设法巧妙地避免了浮力芯片设计的两个最常见的问题，即由于粘合剂中的空隙袋引起的树脂和错位错误，晶圆上的翘曲。通过测试和理论计算，他们确定了其功能插入器，允许比传统设计低约一百倍的接线性以及较低的寄生电容。这些功能可以实现较低的供应电压，从而导致降低功耗。“我们正在开发的芯片芯片集成技术将在半导体套件结构的发展中开放新路线，”OHBA兴奋地结束。总体而言，这项研究是如果要维护技术的加速游行，则需要的创意飞跃是一个完美的例子。
资源：https://www.titech.ac.jp/english/